TSV(실리콘 관통 전극) 형성 공정 보쉬 에칭과 구리 전기도금 충진

초고성능 HBM 메모리의 핵심 기반인 실리콘 관통 전극(TSV)의 전체 형성 공정을 알려드리겠습니다. 보쉬 식각(Bosch Etch)으로 실리콘을 수직으로 뚫는 원리부터 나노미터 결함 없이 구리를 채워 넣는 전기도금 충진 메커니즘을 확인해 보세요.

실리콘 웨이퍼 몸통을 수직으로 뚫어내는 딥 실리콘 식각

초고성능 인공지능 슈퍼컴퓨터의 데이터 병목을 해결하는 핵심 메모리인 고대역폭 메모리(HBM)는 수많은 동적 메모리(DRAM) 칩을 아파트처럼 8층, 12층, 16층씩 수직으로 높게 쌓아 올려 완성됩니다. 과거처럼 칩 테두리를 따라 가느다란 금속 실을 이어 붙이는 와이어 본딩 방식으로는 이 수많은 적층 층간의 데이터 통로를 도저히 감당할 수 없습니다. 따라서 현대 3차원 적층 반도체는 실리콘 칩의 몸통 한가운데에 머리카락 굵기의 수십 분의 1에 불과한 미세한 수직 구멍을 수만 개씩 뚫고, 그 안을 전기가 잘 통하는 금속으로 가득 채워 위아래 칩을 최단거리로 직결하는 혁신 기술을 사용합니다.

실리콘 웨이퍼 몸통을 수직으로 뚫어내는 딥 실리콘 식각

이 기술을 반도체 공학에서는 실리콘 관통 전극, 즉 티에스브이(TSV, Through-Silicon Via)라고 부릅니다. TSV를 제작하는 전체 공정의 첫 번째이자 가장 거대한 물리적 관문은 바로 두꺼운 실리콘 웨이퍼에 바늘구멍 같은 깊은 수직 터널을 뚫어내는 심도 반응성 이온 식각(DRIE, Deep Reactive-Ion Etching) 단계입니다. 보통 TSV 비아 홀(Via Hole)의 직경은 불과 수 마이크로미터 수준으로 극도로 좁은 반면, 뚫고 들어가야 하는 깊이는 수십 마이크로미터에서 100마이크로미터 이상에 달합니다. 즉 구멍의 지름 대비 깊이의 비율인 종횡비(Aspect Ratio)가 10대 1에서 20대 1을 가볍게 넘어섭니다. 이렇게 깊고 좁은 구멍을 일반적인 화학 식각으로 파내려 시도하면, 화학 가스가 옆벽을 먼저 갉아먹어 구멍이 나팔꽃처럼 넓게 퍼지거나 무너져 내리는 치명적인 측면 식각 불량이 발생합니다. 이 난제를 완벽하게 해결하기 위해 전 세계 반도체 팹이 표준으로 사용하는 특수 공법이 바로 보쉬 공정(Bosch Process)입니다. 보쉬 공정은 깊은 구멍을 한 번에 파내지 않고, 식각(Etching)과 보호막 증착(Passivation)을 1초 단위로 번갈아 무한히 반복하는 고속 교대 스위칭 메커니즘을 취합니다. 먼저 첫 번째 단계에서는 육불화황(SF6) 플라즈마 가스를 투입하여 실리콘 바닥면을 나노미터 깊이로 살짝 파냅니다. 두 번째 단계에서는 식각을 즉시 멈추고, 옥타플루오로사이클로부탄(C4F8) 가스를 불어넣어 방금 파낸 구멍의 바닥과 옆벽 전체에 테플론과 유사한 얇고 질긴 고분자 플라스틱 보호막을 균일하게 코팅합니다. 세 번째 단계에서는 강력한 수직 직진성을 가진 플라즈마 이온 빔을 아래로 강하게 내리꽂습니다. 이온들이 수직으로 쾅 내리꽂히면서 구멍 바닥면에 붙어 있던 보호막만을 정밀하게 깨뜨려 날려버리고, 수직으로 서 있는 옆벽의 보호막은 건드리지 않고 그대로 남겨둡니다. 네 번째 단계에서는 다시 식각 가스를 넣어 바닥면이 노출된 실리콘만을 한 번 더 깊숙하게 파내려 갑니다. 이 식각과 벽면 코팅, 바닥 보호막 제거 사이클을 수백 번 이상 초고속으로 반복하면, 옆벽은 단단한 보호막에 의해 안전하게 지켜진 채로 오직 바닥면만 수직 직각으로 시원하게 파고 내려가면서 깎아지른 절벽처럼 매끄러운 완벽한 수직 비아 홀 기둥이 완성됩니다. 이렇게 뚫린 깊은 실리콘 터널 안쪽에 금속을 채우기 전, 반드시 거쳐야 할 두 가지 절대적인 박막 증착 단계가 있습니다. 실리콘은 전기가 어정쩡하게 통하는 반도체 물질이므로, 구멍 내벽에 아무런 조치 없이 금속을 그냥 부어버리면 구멍으로 흐르는 전기 신호가 실리콘 몸통 전체로 새어 나가 심각한 누설 전류와 신호 왜곡을 일으킵니다. 따라서 화학 기상 증착(CVD)이나 원자층 증착(ALD) 기술을 활용하여, 비아 홀 내벽 전체를 1나노미터의 틈새도 없이 완벽하게 감싸는 산화물 절연막(Insulation Liner)을 얇게 깔아주어 실리콘과 구멍 내부를 전기적으로 완벽하게 격리 차단합니다. 이어서 그 위에 티타늄(Ti)이나 탄탈륨(Ta) 같은 특수 금속을 원자 두께로 코팅하는 확산 방지막(Barrier Metal)을 형성합니다. 구리는 실리콘 내부로 물처럼 빠르게 파고들어 가 트랜지스터를 오염시키고 망가뜨리는 성질이 매우 강하기 때문에, 구리 원자가 절연막을 뚫고 밖으로 탈출하지 못하도록 튼튼한 금속 울타리를 쳐주는 것입니다. 마지막으로 다음 도금 단계에서 전기가 통할 수 있도록 아주 얇은 구리 씨앗층(Cu Seed Layer)을 내벽에 골고루 입혀줌으로써, 비로소 내부에 금속을 채워 넣을 수 있는 완벽한 물리적 밑준비를 마치게 됩니다.

결함 없는 바텀업(Bottom-Up) 구리 전기도금 충진 기술

비아 홀의 내벽 코팅까지 완벽히 마쳤다면, 이제 이 깊고 좁은 터널의 내부를 전도성이 가장 뛰어난 금속인 구리(Cu)로 빈틈없이 꽉 채워 넣는 실리콘 비아 충진(Via Filling) 단계로 진입합니다. 하지만 입구는 바늘구멍처럼 좁고 깊이는 수십 마이크로미터에 달하는 깊은 구멍 속에 금속을 채워 넣는 일은 유체역학적으로 상상을 초월하는 초고난도 작업입니다. 일반적인 금속 도금 방식을 그대로 적용하면, 전기가 집중되는 구멍 입구 쪽에 구리가 먼저 두껍게 쌓여 입구를 뚜껑처럼 틀어막아 버립니다. 입구가 막혀버리면 구멍 안쪽 깊은 곳에는 도금액이 들어가지 못해 텅 빈 공기 방울 공간인 보이드(Void)와 가운데가 갈라지는 심(Seam) 결함이 내부에 갇히게 됩니다.

결함 없는 바텀업(Bottom-Up) 구리 전기도금 충진 기술

만약 비아 전극 내부에 이러한 미세 공기 구멍이 단 1개라도 남아 있다면, 반도체가 작동하며 열을 받을 때 구멍 속 공기가 팽창하여 금속 기둥이 뚝 끊어지는 단선 사고가 일어나거나 전기 저항이 폭증하여 칩 전체가 영구 사망하는 치명적인 불량으로 이어집니다. 이 공기 방울 결함을 완벽히 원천 차단하기 위해 투입되는 핵심 화학 기술이 바로 특수 화학 첨가제를 이용한 상향식 구리 전기도금, 즉 바텀업(Bottom-Up) 초충진(Superfilling) 메커니즘입니다. 도금 용액 속에 황산구리와 함께 세 가지 역할을 분담하는 유기물 첨가제를 정밀한 비율로 혼합하여 투입합니다. 첫 번째 첨가제는 구멍 입구에 구리가 쌓이는 것을 강력하게 억제하는 억제제(Suppressor)입니다. 덩치가 크고 무거운 분자들로 이루어져 있어 깊은 구멍 안쪽으로는 잘 들어가지 못하고 구멍 입구와 표면에만 집중적으로 달라붙어 구리가 달라붙지 못하도록 방패막을 칩니다. 두 번째 첨가제는 구멍 바닥에서 구리 성장을 폭발적으로 촉진하는 가속제(Accelerator)입니다. 몸집이 작고 날렵하여 깊은 구멍 바닥까지 빠르게 헤엄쳐 내려가 바닥면에 찰싹 달라붙은 뒤 전자의 이동을 도와 구리 석출 속도를 수 배 이상 빠르게 끌어올립니다. 세 번째 첨가제는 돌출된 부위를 매끄럽게 깎아주는 레벨러(Leveler)입니다. 이 세 가지 첨가제의 화학적 농도 구배와 유체역학적 협업 덕분에, 비아 홀의 입구 쪽은 성장이 거의 멈추어 있는 동안 구멍의 맨 밑바닥에서부터 구리가 샘물 솟아오르듯 차곡차곡 위로 차오르는 기적 같은 바텀업 도금이 완성됩니다. 내부에 단 1나노미터의 공기 방울이나 빈틈도 허용하지 않고, 순수한 구리 원자들이 바닥부터 밀도 높게 꽉 들어차며 구멍 꼭대기까지 완벽하게 밀고 올라와 비아 홀 전체를 단단한 금속 기둥으로 가득 채워냅니다. 구리 충진이 끝나면 웨이퍼 표면 위로 넘쳐흘러 굳어진 불필요한 잉여 구리 층을 화학 기계적 연마(CMP, Chemical Mechanical Planarization) 장비로 거울처럼 매끄럽게 갈아내어 제거합니다. 이로써 구멍 안쪽에만 구리가 정밀하게 남겨진 평평한 표면이 완성됩니다. 하지만 이 단계까지 진행하더라도 구리 기둥은 실리콘 웨이퍼 몸통 안쪽에 깊숙이 묻혀 있을 뿐, 웨이퍼 뒷면 바깥으로 뚫고 나와 있지 않습니다. 따라서 구리 기둥의 반대편 꼬리를 바깥으로 노출시켜 아래층 칩과 연결할 수 있도록 만들어주는 웨이퍼 박막화 및 노출 공정이 뒤따릅니다. 웨이퍼 표면 위에 보호용 지지 기판(캐리어 웨이퍼)을 임시로 단단히 붙여 고정한 뒤, 웨이퍼를 거꾸로 뒤집어 회로가 없는 뒷면 실리콘 바닥을 다이아몬드 숫돌 휠로 갈아내는 백그라인딩(Back Grinding)을 진행합니다. 두께 700마이크로미터가 넘던 두꺼운 실리콘을 머리카락보다 얇은 30에서 50마이크로미터 수준으로 종이처럼 얇게 갈아내어 내부 구리 기둥의 끝단 바로 턱밑까지 실리콘을 깎아냅니다. 마지막으로 정밀 건식 식각과 미세 연마를 통해 실리콘 바닥면을 살짝 더 파내어, 내부에 숨겨져 있던 수만 개의 구리 비아 팁(Tip)들을 웨이퍼 뒷면 밖으로 수 마이크로미터 높이로 톡 튀어나오게 노출(Via Reveal)시킵니다. 튀어나온 구리 단자 끝단에 마이크로 솔더 범프를 심거나 절연막 처리를 완료함으로써, 위아래로 쌓아 올릴 준비를 마친 완벽한 관통 전극이 탄생하게 됩니다. 이 얇아진 웨이퍼들을 한 층씩 정밀하게 포개어 얹고 열압착하면, 수만 개의 구리 비아 기둥들이 층과 층 사이를 1마이크로초의 오차도 없이 수직으로 관통하며 초당 수 테라바이트의 데이터를 뿜어내는 기적의 HBM 스택이 최종 완성되는 것입니다.