물리적 기상 증착(PVD)과 화학적 기상 증착(CVD)의 차이점

반도체 웨이퍼 표면에 얇은 막을 입히는 박막 증착 공정의 순서와 방법을 알려드리겠습니다. 물리적 충돌을 이용하는 PVD와 기체 화학 반응을 활용하는 CVD의 작동 원리, 단차 피복력(스텝 커버리지), 최적 적용 분야를 비교해 보세요.

박막 증착의 기본 개념과 물리적 기상 증착(PVD)의 스퍼터링 작동 원리

반도체 칩 내부에는 전기를 통하게 만드는 전도체 층과 전기가 새어 나가지 못하게 막아주는 절연체 층이 샌드위치처럼 수십 층으로 겹겹이 쌓여 있습니다. 이처럼 실리콘 웨이퍼 표면 위에 머리카락 굵기의 수만 분의 일에 불과한 나노미터 두께의 얇은 막을 고르게 입히는 과정을 박막 증착 공정이라고 부릅니다. 박막을 형성하는 방식은 크게 물리적인 힘을 이용해 물질을 떼어내어 웨이퍼에 옮겨 붙이는 물리적 기상 증착, 즉 PVD 방식과 기체 상태의 원료들이 화학적으로 반응하여 고체 막을 만들어내는 화학적 기상 증착, 즉 CVD 방식으로 나뉩니다.

박막 증착의 기본 개념과 물리적 기상 증착(PVD)의 스퍼터링 작동 원리

물리적 기상 증착(PVD)은 화학 반응을 일으키지 않고 순수한 물리적 충돌이나 가열 증발을 통해 목표 물질을 원자 단위로 뜯어내어 웨이퍼 표면에 물리적으로 코팅하는 기술입니다. 과거에는 물질을 단순히 뜨겁게 끓여서 증발시키는 열 증착 방식을 쓰기도 했으나, 현대 첨단 반도체 제조 라인에서는 대부분 플라즈마를 활용하는 스퍼터링(Sputtering) 방식을 주력으로 사용합니다. 스퍼터링의 작동 메커니즘은 당구공으로 다른 당구공을 강하게 쳐서 튕겨내는 원리와 매우 비슷합니다. 고진공 챔버 내부에 아르곤과 같은 비활성 기체를 소량 주입하고 전압을 걸어 플라즈마 상태를 만듭니다. 챔버 상단에는 웨이퍼에 입히고자 하는 금속 원료 덩어리인 타깃을 음극에 배치하고, 반대편 바닥에 실리콘 웨이퍼를 놓습니다. 음극의 강력한 전기적 인력에 의해 플라즈마 속에서 생성된 무거운 아르곤 양이온들이 타깃 금속 표면을 향해 엄청난 속도로 돌진하여 쿵 하고 부딪힙니다. 이 강력한 물리적 충돌 충격으로 인해 타깃 표면에 붙어 있던 금속 원자들이 튕겨져 나와 사방으로 날아가며, 마주 보고 있는 웨이퍼 표면에 얇고 균일하게 내려앉아 단단한 금속 박막을 형성하게 됩니다. PVD 공정은 화학 반응을 거치지 않기 때문에 매우 높은 순도의 금속 막을 얻을 수 있고, 상대적으로 낮은 공정 온도에서도 빠르게 막을 입힐 수 있다는 뛰어난 장점을 지닙니다. 하지만 PVD는 원자들이 타깃에서 튕겨 나와 웨이퍼를 향해 직선으로 곧게 날아가는 직진성 성질을 강하게 띱니다. 이 때문에 평평한 바닥면에는 막이 두껍고 고르게 잘 쌓이지만, 깊고 좁은 수직 구멍이나 높은 계단 구조의 측면 벽에는 원자들이 비껴가거나 가려져서 막이 매우 얇게 형성되거나 아예 비어버리는 구조적 한계를 안고 있습니다.

화학적 기상 증착(CVD)의 반응 메커니즘과 단차 피복력 관점에서의 PVD 대비 장단점

물리적 방식의 직진성 한계를 극복하고 울퉁불퉁한 입체 구조 위에도 빈틈없이 균일한 막을 입히기 위해 널리 사용되는 핵심 기술이 바로 화학적 기상 증착, 즉 CVD 공정입니다.

화학적 기상 증착(CVD)의 반응 메커니즘과 단차 피복력 관점에서의 PVD 대비 장단점

CVD 공정은 금속 덩어리를 때려 부수는 대신, 만들고자 하는 박막의 원소를 포함하고 있는 반응성 전구체 기체들을 진공 챔버 내부로 함께 주입하는 방식으로 진행됩니다. 챔버 안으로 흘러 들어온 기체 분자들은 가열된 웨이퍼 표면으로 자연스럽게 확산해 내려앉습니다. 웨이퍼 표면에 도달한 기체 분자들은 뜨거운 열에너지나 보조 플라즈마 에너지를 받아 화학 반응을 일으키며, 원하는 고체 상태의 박막 물질을 표면에 스스로 합성하여 성장시킵니다. 이때 반응하고 남은 찌꺼기 부산물 기체는 진공 펌프를 통해 외부로 안전하게 배출됩니다. CVD 기술의 가장 독보적인 장점은 바로 압도적으로 뛰어난 단차 피복력(스텝 커버리지, Step Coverage)입니다. 기체 분자들은 마치 방 안 가득 퍼지는 향기처럼 특정한 방향에 얽매이지 않고 사방으로 자유롭게 날아다니는 유동성을 가집니다. 따라서 깊고 좁은 도랑이나 수백 층 높이의 3차원 메모리 홀 내부 구석구석까지 기체가 깊숙이 비집고 들어가 표면과 반응합니다. 그 결과 바닥면뿐만 아니라 수직 벽면, 심지어 아래쪽으로 파여 있는 그늘진 틈새까지도 완벽하게 일정한 두께로 매끄러운 박막을 감싸듯 증착할 수 있습니다. 또한 CVD는 주입하는 가스의 종류와 비율, 공정 온도, 압력을 정밀하게 조절함으로써 산화막, 질화막 같은 고품질 절연막부터 텅스텐 같은 전도성 금속막까지 매우 다양한 종류의 박막을 우수한 결정질 상태로 자유롭게 만들어낼 수 있습니다. 그러나 CVD 공정 역시 단점을 지니고 있습니다. 화학 반응을 완벽하게 유도하기 위해 섭씨 수백 도 이상의 높은 고온 환경이 요구되는 경우가 많아, 열에 약한 하부 배선이나 얇은 소자가 손상될 위험이 있습니다. 또한 반응 과정에서 불완전하게 분해된 가스의 부산물이나 탄소, 수소 같은 불순물이 박막 내부에 미세하게 잔류할 수 있어 PVD 대비 박막의 순도가 다소 떨어질 수 있다는 한계가 있습니다. 이러한 특성 차이로 인해 현대 반도체 공장에서는 두 기술을 목적에 맞게 철저히 분리하여 사용합니다. 알루미늄이나 구리 배선의 기초 씨앗층, 또는 칩 외부와 연결되는 최상부 금속 패드처럼 평평하고 높은 전기 전도성과 초고순도가 요구되는 영역에는 PVD 스퍼터링을 우선 적용합니다. 반면 트랜지스터 사이를 가르는 깊은 절연막 형성, 미세 콘택트 홀을 채우는 텅스텐 플러그, 그리고 초고층 3D 낸드 플래시의 수직 메모리 셀 적층처럼 좁고 깊은 입체 구조를 빈틈없이 균일하게 채워야 하는 영역에는 CVD 기술을 절대적으로 활용합니다. 박막 증착 공정은 "고순도 금속막 형성에 유리한 물리적 충돌 방식의 PVD"와 "뛰어난 단차 피복력으로 복잡한 입체 구조를 빈틈없이 감싸는 화학 반응 방식의 CVD"가 서로의 장단점을 완벽하게 보완하며 현대 초미세 고집적 반도체 칩의 복잡한 다층 회로 구조를 지탱하고 있습니다.