평면형(Planar) MOSFET의 한계와 숏채널 효과(SCE)

반도체 미세 공정의 발목을 잡았던 평면형(Planar) MOSFET의 숏채널 효과(SCE)를 알려드리겠습니다. 소스와 드레인 간격 축소에 따른 게이트 제어력 상실부터 문턱 전압 저하, 드레인 유도 장벽 감소(DIBL) 현상과 3차원 트랜지스터 도입 배경을 확인해 보세요.

평면형(Planar) MOSFET의 기본 구조와 채널 길이 축소에 따른 게이트 전극의 전하

현대 디지털 전자 기기의 핵심인 중앙처리장치와 메모리 반도체 칩은 수십억 개 이상의 초소형 스위칭 소자인 모스펫(MOSFET, 금속 산화물 반도체 전계효과 트랜지스터)의 집합체로 이루어져 있습니다. 수십 년 동안 반도체 산업의 황금기를 이끌어온 가장 고전적이면서도 표준적인 형태는 평평한 실리콘 웨이퍼 기판 표면 위에 가로 방향으로 소자를 얇게 만들어 붙인 2차원 구조의 평면형 트랜지스터였습니다. 이 구조는 전자가 출발하는 소스(Source)와 전자가 최종 도착하는 드레인(Drain)이 기판 양옆에 나란히 자리 잡고 있으며, 그 둘 사이를 연결하는 전자의 이동 통로인 채널(Channel) 바로 위에 얇은 절연막을 깔고 게이트(Gate) 전극을 얹어 놓은 형태를 띱니다.

평면형(Planar) MOSFET의 기본 구조와 채널 길이 축소에 따른 게이트 전극의 전하

평면형 트랜지스터의 작동 원리는 수도꼭지와 매우 흡사합니다. 상단의 게이트 전극에 양의 전압을 걸어주면 절연막 아래의 실리콘 기판 표면에 전기장이 형성되면서 전자들이 자석처럼 게이트 쪽으로 끌려와 모이게 됩니다. 이렇게 모인 전자들이 소스와 드레인을 잇는 하나의 고속도로인 반전층 채널을 형성하면 비로소 전류가 흐르며 스위치가 켜지는 온(ON) 상태가 되고, 게이트 전압을 끊으면 전자의 길이 사라지며 전류가 멈추는 오프(OFF) 상태가 됩니다. 반도체의 성능을 높이고 제조 단가를 낮추기 위해 제조사들은 무어의 법칙에 따라 소자의 가로 선폭과 함께 소스와 드레인 사이의 물리적 거리인 채널의 길이를 수십 마이크로미터에서 수십 나노미터 수준으로 끊임없이 좁혀왔습니다. 채널 길이가 짧아질수록 전자가 달려가야 하는 거리가 줄어들어 스위칭 속도가 비약적으로 빨라지고 동작 전압도 낮출 수 있었기 때문입니다. 하지만 평면형 구조에서 채널의 길이를 30나노미터 이하, 20나노미터 수준까지 무리하게 줄이면서 물리적이고 구조적인 한계 상황에 직면하게 되었습니다. 평면형 모스펫의 본질적인 약점은 게이트 전극이 채널의 맨 윗면 딱 한쪽 평면에서만 전자를 내려다보며 위에서 아래 방향으로만 전기장을 가한다는 점입니다. 채널의 길이가 충분히 길었던 과거에는 양옆의 소스와 드레인이 멀리 떨어져 있어 채널 전체 영역을 상부의 게이트 전극이 100퍼센트 완벽하게 장악하고 통제할 수 있었습니다. 그러나 채널의 길이가 원자 몇십 개 수준으로 극단적으로 짧아지자, 양옆에 위치한 소스와 드레인 주변의 전기적 공핍 영역이 채널 중심부까지 깊숙이 침투하여 맞닿기 시작했습니다. 이로 인해 채널 내부의 전자들이 상부 게이트 전극의 통제를 따르기보다는 바로 옆에 인접한 드레인의 강력한 전압에 먼저 반응하여 끌려가 버리는 주객전도 현상이 발생하게 되었습니다. 즉 게이트가 스위치를 끄고 가만히 있어도 소스에서 출발한 전자가 좁아진 간격을 뛰어넘어 드레인으로 제멋대로 쏟아져 들어가는 게이트 제어력 상실 현상이 벌어졌으며, 이를 반도체 공학에서는 채널이 너무 짧아져서 발생하는 모든 이상 결함을 통틀어 숏채널 효과(Short-Channel Effect)라고 부릅니다. 결국 평면형 모스펫은 게이트가 채널의 상부 단 한 면만을 제어한다는 2차원 구조적 한계 때문에 채널 길이가 좁아질수록 스위치로서의 차단 능력을 급격히 상실하게 되며, 이는 무어의 법칙을 가로막는 가장 치명적인 물리적 장벽으로 작용하게 되었습니다.

숏채널 효과(SCE)의 3대 핵심 증상인 문턱 전압 저하

평면형 트랜지스터의 채널 길이가 나노 단위로 축소되면서 발생하는 숏채널 효과는 단순히 통제력이 조금 약해지는 수준에 그치지 않고, 소자의 전기적 동작 특성을 송두리째 무너뜨리는 3가지 치명적인 물리적 부작용을 동시다발적으로 일으킵니다.

숏채널 효과(SCE)의 3대 핵심 증상인 문턱 전압 저하

첫 번째 핵심 증상은 문턱 전압 저하(Threshold Voltage Roll-off) 현상입니다. 문턱 전압이란 트랜지스터의 스위치를 켜기 위해 게이트에 걸어주어야 하는 최소한의 동작 전압 기준점을 말합니다. 정상적인 긴 채널 소자에서는 이 문턱 전압이 일정한 상수로 유지되어야 회로가 설계된 대로 정확하게 동작합니다. 하지만 채널 길이가 짧아지면 소스와 드레인에 걸리는 자체 내장 전압이 채널 내부의 전하를 미리 밀어내어 에너지 장벽을 깎아버리는 역할을 대신해 버립니다. 그 결과 게이트가 전압을 조금만 주거나 거의 주지 않아도 트랜지스터가 덜컥 켜져 버리면서, 채널 길이가 줄어들수록 문턱 전압이 가파르게 곤두박질치는 현상이 발생합니다. 이는 회로의 동작 안정성을 극심하게 훼손하여 미세한 주변 열이나 전원 노이즈에도 트랜지스터가 제멋대로 켜지고 꺼지는 심각한 오작동을 유발합니다. 두 번째 증상은 드레인 유도 장벽 감소(DIBL, Drain-Induced Barrier Lowering) 현상입니다. 소스에서 채널로 전자가 넘어가지 못하도록 막고 있는 높은 언덕 모양의 에너지 장벽은 원래 오직 게이트 전압으로만 깎아내려야 하는 것이 원칙입니다. 그러나 소스와 드레인의 거리가 너무 가까워지면, 드레인에 전압을 인가하는 순간 드레인의 강한 양전하 전기장이 채널을 가로질러 소스 앞마당의 에너지 장벽까지 직접 손을 뻗어 언덕의 높이를 강제로 낮추어 버립니다. 이로 인해 게이트 전압이 0볼트인 완전한 대기 상태(오프 상태)에서도 전자가 낮아진 장벽을 가볍게 타넘어 드레인으로 줄줄 새어 나가는 막대한 서브스레숄드 누설 전류(Subthreshold Leakage Current)가 터져 나옵니다. 이 누설 전류는 기기가 꺼져 있어도 스마트폰 배터리를 순식간에 방전시키고 칩 전체에 감당할 수 없는 엄청난 발열을 뿜어냅니다. 세 번째 증상은 소스와 드레인이 전기적으로 완전히 합선되어 버리는 펀치스루(Punch-Through) 현상입니다. 드레인 전압을 조금 더 높여주면 드레인 주변에 형성된 공간 전하 영역이 채널 깊숙한 실리콘 바닥 쪽으로 끝없이 부풀어 오르다가, 마침내 반대편 소스의 공간 전하 영역과 물리적으로 완전히 쾅 하고 부딪혀 하나로 합쳐져 버립니다. 이렇게 두 영역이 맞닿아 통로가 완전히 뚫려버리면 더 이상 게이트 전극은 아무런 힘도 쓰지 못하며, 소스의 전자들이 실리콘 기판 깊은 곳을 통해 드레인으로 폭포수처럼 쏟아져 들어가는 제어 불능의 단락 상태가 되어 트랜지스터는 단순한 도체 전선 조각으로 전락하고 맙니다. 이러한 평면형 구조의 치명적인 숏채널 한계를 극복하기 위해 반도체 업계는 2차원 평면의 틀을 완전히 깨부수는 혁신적인 구조 전환을 단행했습니다. 채널을 평평하게 눕혀두지 않고 실리콘 기판 위로 물고기 등지느러미 모양처럼 수직으로 뾰족하게 세운 뒤, 게이트가 채널의 상단과 좌우 양옆까지 총 3개 면을 입체적으로 감싸 쥐는 3차원 핀펫(FinFET) 기술을 20나노미터 및 14나노미터 공정부터 본격 도입했습니다. 핀펫 구조는 게이트가 3면에서 채널을 입체적으로 꽉 쥐고 흔들기 때문에 채널 내부의 전하 장악력이 극대화되어, 채널 길이가 10나노미터 이하로 좁아지더라도 드레인의 간섭을 완벽히 차단하고 누설 전류를 획기적으로 틀어막는 데 성공했습니다. 더 나아가 오늘날 3나노미터 이하의 최첨단 공정에서는 게이트가 종이처럼 얇은 나노시트 채널의 4면 전체를 완벽하게 둘러싸는 게이트올어라운드(GAA) 구조로 진화하여 미세화의 한계를 끊임없이 넓혀가고 있습니다. 평면형 모스펫의 숏채널 효과는 문턱 전압 저하, DIBL, 펀치스루를 일으켜 소자의 온오프 스위칭 특성을 파괴한 나노 반도체의 중대한 물리적 한계였으며, 이를 해결하기 위해 3면을 감싸는 핀펫과 4면을 감싸는 GAA로 트랜지스터 구조를 입체화한 것은 인공지능 시대를 여는 고성능 초저전력 반도체 제조의 가장 위대한 구조 공학적 전환점이 되었습니다.