SLC, MLC, TLC, QLC, PLC 성능 낸드 플래시 메모리 셀당 비트 저장 방식 비교

스마트폰과 SSD의 용량을 결정짓는 낸드 플래시 메모리의 셀당 비트 저장 방식인 SLC, MLC, TLC, QLC, PLC를 알려드리겠습니다. 전압 상태를 나누는 전하 분할 원리부터 읽기 쓰기 속도와 내구성 수명의 변화 메커니즘을 확인해 보세요.

낸드 플래시 단위 셀 내 전하 충전 상태 분할 원리

컴퓨터의 저장장치인 솔리드 스테이트 드라이브(SSD)와 스마트폰 내부의 플래시 메모리는 전원이 꺼져도 소중한 사진, 영상, 문서 파일이 지워지지 않는 비휘발성 특성을 가지고 있습니다. 이 저장장치들은 내부를 수억 개에서 수천억 개 이상의 아주 작은 단위 방인 메모리 셀로 가득 채우고 있습니다. 과거의 기술에서는 이 작은 방 하나에 전자가 들어있는지 비어있는지만을 따져 단 1비트의 데이터, 즉 0 또는 1이라는 하나의 숫자만을 기록했습니다. 하지만 반도체 제조사들은 동일한 크기의 실리콘 칩 위에 더 많은 데이터를 저렴한 비용으로 욱여넣기 위해 기발한 발상의 전환을 시작했습니다. 방의 개수를 무작정 늘리는 대신, 방 하나 안에 들어가는 전자의 양을 정밀하게 계량하여 여러 개의 디지털 숫자를 한 번에 저장하는 다중 비트 저장 기술을 발전시켜 온 것입니다. 이 기술적 진화 과정에서 탄생한 규격들이 바로 에스엘씨(SLC), 엠엘씨(MLC), 티엘씨(TLC), 큐엘씨(QLC), 그리고 차세대 피엘씨(PLC)입니다.

낸드 플래시 단위 셀 내 전하 충전 상태 분할 원리

이 기술들의 근본적인 차이는 셀 내부에 존재하는 전하의 양을 몇 단계의 전압 구역으로 쪼개어 구별해 내는가에서 출발합니다. 가장 기초적인 방식인 에스엘씨(SLC, Single Level Cell)는 방 하나에 오직 1개의 비트만을 저장합니다. 전자를 가두는 방이 비어 있으면 1, 전자가 채워져 있으면 0으로 판정하므로 오직 2가지의 전압 상태만을 구분하면 충분합니다. 흑과 백처럼 구분이 너무나 뚜렷하여 전자를 넣고 빼는 과정이 지극히 단순하고 명확합니다. 반면에 엠엘씨(MLC, Multi Level Cell)는 방 하나에 2개의 비트를 저장합니다. 2개의 비트로 표현할 수 있는 디지털 숫자는 00, 01, 10, 11이라는 총 4가지이므로, 메모리는 방 안에 갇힌 전자의 양을 조절하여 4개의 서로 다른 전압 구역을 만들어내야 합니다. 기술이 더욱 발전하여 오늘날 대다수의 보급형 SSD에 표준으로 쓰이는 티엘씨(TLC, Triple Level Cell)는 방 하나에 무려 3개의 비트를 집어넣습니다. 3비트는 000부터 111까지 총 8가지의 숫자 조합을 가지므로, 방 안의 전압 높낮이를 8개의 정밀한 계단으로 잘게 쪼개어 구별해야 합니다. 여기서 한 걸음 더 나아간 큐엘씨(QLC, Quad Level Cell)는 방 하나에 4개의 비트를 저장하여 0000부터 1111까지 총 16가지의 상태를 구분해 냅니다. 그리고 미래의 기술로 연구되고 있는 피엘씨(PLC, Penta Level Cell)는 방 하나에 무려 5개의 비트를 채워 넣어 32가지의 서로 다른 미세 전압 레벨을 단 1개의 방 안에서 완벽하게 분별해 내는 극한의 정밀성을 요구합니다. 쉽게 비유하자면 SLC가 커다란 양동이에 물을 가득 채우거나 완전히 비우는 단순한 방식이라면, QLC나 PLC는 하나의 양동이에 눈금을 16개 또는 32개로 아주 가늘게 그어놓고 스포이트로 물방울을 한 방울씩 똑똑 떨어뜨려 가며 정확히 몇 번째 눈금까지 물이 차올랐는지를 측정하는 것과 같습니다. 이러한 진화의 가장 큰 장점은 압도적인 가격 대비 용량의 폭증입니다. 똑같은 크기의 웨이퍼 한 장에서 SLC 방식으로 만들면 128기가바이트밖에 만들지 못하던 칩이, TLC 방식을 쓰면 384기가바이트로 늘어나고, QLC를 적용하면 무려 512기가바이트, PLC를 적용하면 640기가바이트까지 칩의 물리적 크기를 단 1밀리미터도 늘리지 않고도 저장 용량을 4배에서 5배 이상 기하급수적으로 뻥튀기할 수 있습니다. 소비자들이 수십만 원을 주어야 살 수 있었던 대용량 테라바이트급 SSD를 오늘날 단돈 몇만 원대에 손쉽게 구매하여 사용할 수 있게 된 결정적인 원동력이 바로 이 셀당 비트 저장 방식의 눈부신 구조적 진화 덕분입니다. SLC부터 PLC에 이르는 기술의 궤적은 단위 셀 안에 전자를 가두는 전압 상태를 2개에서 4개, 8개, 16개, 32개로 미세하게 쪼개어 면적당 저장 밀도를 물리적 한계까지 밀어붙인 반도체 회로 공학의 집념이며, 대용량 데이터를 저렴하게 대중화시킨 디지털 메모리 혁명의 가장 핵심적인 뼈대입니다.

전압 마진 축소에 따른 읽기 및 쓰기 성능 저하

하나의 셀에 더 많은 비트를 채워 넣어 용량을 비약적으로 늘린 것은 경제적으로 축복이었지만, 물리적인 관점에서는 메모리의 동작 속도와 내구성 수명이라는 가장 중요한 두 가지 가치를 희생한 가혹한 대가였습니다. 첫 번째로 마주하는 물리적 문제는 바로 데이터 쓰기 및 읽기 속도의 급격한 저하입니다. SLC 방식에서는 전자를 채울 때 대충 높은 전압을 한 번만 강하게 쿵 때려 넣으면 충전이 끝나고, 읽을 때도 전기가 통하는지 안 통하는지만 대충 확인하면 되기 때문에 데이터 처리 속도가 번개처럼 빠릅니다. 하지만 한 셀에 16개의 상태를 구분해야 하는 QLC나 32개의 상태를 구분해야 하는 PLC에서는 전자를 채우는 과정이 고통스러울 정도로 느려집니다. 제어기는 목표하는 정밀한 전압 눈금에 맞추기 위해 아주 약한 전압 펄스를 때려 전자를 몇 개 밀어 넣고, 전압이 맞는지 다시 측정한 뒤, 모자라면 다시 전압을 살짝 올려 전자를 조금 더 밀어 넣는 미세 검증 루프를 수십 번 이상 반복 실행해야 합니다. 만약 실수로 전자가 단 몇 개라도 더 들어가 눈금을 지나쳐 버리면 옆의 다른 데이터로 왜곡되어 버리기 때문입니다.

전압 마진 축소에 따른 읽기 및 쓰기 성능 저하

읽을 때 역시 마찬가지입니다. SLC는 기준 전압 1개만 걸어보면 0인지 1인지 단번에 판별할 수 있지만, TLC는 최소 7번, QLC는 15번, PLC는 무려 31번이나 서로 다른 전압을 층층이 걸어가며 전기가 흐르는 문턱 전압의 위치를 꼬치꼬치 따져봐야 비로소 데이터가 무엇인지 읽어낼 수 있습니다. 이로 인해 셀 하나에 저장하는 비트 수가 늘어날수록 데이터를 쓰고 읽는 데 걸리는 순수한 물리적 지연 시간이 수배에서 수십 배 이상 느려지게 됩니다. 두 번째이자 가장 치명적인 문제는 바로 쓰기 수명(P/E Cycle)의 기하급수적인 추락입니다. 낸드 플래시 셀에 데이터를 쓰고 지우기 위해서는 전자가 얇은 산화막 절연체 벽을 양자역학적 터널링 현상으로 뚫고 드나들어야 합니다. 전자가 벽을 억지로 뚫고 지나갈 때마다 원자 두께의 얇은 산화막 절연체에는 미세한 물리적 흠집과 화학적 결함이 모래알처럼 차곡차곡 누적됩니다. 수없이 쓰기를 반복하다 보면 절연막 벽이 닳고 헐거워져 내부에 갇혀 있던 전자들이 미세한 틈새로 슬금슬금 밖으로 새어 나가는 자연 방전 현상이 필연적으로 일어납니다. 이 방전 현상은 전압 구역 간의 간격이 좁을수록 치명적인 재앙이 됩니다. SLC는 전압 구역이 2개뿐이라 간격이 매우 넓어서, 전자가 밖으로 절반 이상 새어 나가더라도 여전히 0과 1을 명확하게 분별할 수 있습니다. 따라서 무려 10만 번 이상 데이터를 지우고 다시 써도 끄떡없이 버텨내는 경이로운 내구성을 자랑합니다. 반면에 4개의 전압을 나누는 MLC는 수명이 3천 번에서 1만 번 수준으로 뚝 떨어집니다. 8개로 쪼개는 TLC는 전압 마진이 더욱 좁아져 1천 번에서 3천 번 안팎의 수명을 가집니다. 나아가 16개로 빽빽하게 쪼개어 전압 사이의 여유 간격이 종이 한 장처럼 극도로 얇아진 QLC에 이르면, 전자가 불과 수십 개만 밖으로 새어 나가도 인접한 다른 데이터 구역으로 미끄러져 들어가며 데이터가 깨져버리는 오류가 발생합니다. 그 결과 QLC의 순수 쓰기 수명은 불과 수백 번에서 1천 번 내외로 바닥을 치게 되며, 32개로 쪼개는 PLC는 쓰기 수명이 수십 번에서 수백 번 수준으로 극단적인 한계치에 다다르게 됩니다. 현대의 스마트폰과 고성능 SSD는 이러한 TLC와 QLC의 느린 속도와 짧은 수명을 보완하기 위해 영리한 컨트롤러 엔지니어링 기술을 총동원합니다. 저장 공간의 일부 구역을 임시로 SLC 방식처럼 빠르게 동작시키는 SLC 버퍼 캐싱 기술을 적용하여 사용자가 체감하는 쓰기 속도를 일시적으로 끌어올립니다. 또한 특정 셀만 집중적으로 닳아 없어지는 것을 막기 위해 데이터를 전체 칩에 골고루 분산시켜 저장하는 웨어 레벨링(Wear Leveling) 알고리즘과, 전자가 새어 나가 발생한 미세한 비트 오류를 수학적으로 찾아내어 실시간으로 복구해 주는 고성능 저밀도 패리티 검사(LDPC) 오류 정정 엔진을 탑재하여 수명을 억지로 수년 이상 연장해 사용하고 있습니다. SLC, MLC, TLC, QLC, PLC는 저장 용량과 경제성을 극대화하는 대신 처리 속도와 내구성 수명을 맞바꾼 반도체 메모리 공학의 대표적인 트레이드오프 관계이며, 절대적인 속도와 안정성이 요구되는 산업용 군사 설비나 기업용 핵심 데이터베이스에는 SLC와 MLC가 적합하고, 일상적인 대용량 파일 저장과 가성비 중심의 소비자용 시장에는 TLC와 QLC가 최선의 선택으로 자리 잡고 있습니다. 이러한 물리적 원리와 성능 수명 메커니즘을 정확히 파악하는 것은 목적에 맞는 최적의 저장장치를 선별하고 데이터의 신뢰성을 지켜내는 가장 기초적이면서도 필수적인 지식입니다.