웨이퍼 레벨 패키징(WLP) 팬인(Fan-In)과 팬아웃(FO-WLP)의 원리와 구조적 차이

반도체 패키징의 패러다임을 바꾼 웨이퍼 레벨 패키징(WLP)의 핵심 기술을 알려드리겠습니다. 전통 기판을 없애고 칩 크기로 줄인 팬인(Fan-In)의 한계부터 칩 바깥으로 단자를 확장하여 고성능을 실현한 팬아웃(FO-WLP)의 차이를 확인해 보세요.

전통적인 중간 기판을 없애고 웨이퍼 위에서 직접 완성하는 팬인(Fan-In WLP)

반도체 제조의 전통적인 패키징 흐름은 실리콘 웨이퍼 위에서 미세 회로를 새기는 전공정을 모두 마친 뒤, 웨이퍼를 다이아몬드 칼날로 낱개의 사각형 칩 조각으로 먼저 잘라내는 다이싱 공정에서 출발했습니다. 그 후 잘라낸 작은 칩들을 인쇄회로기판(PCB)이나 플라스틱 기판 위에 하나씩 접착제로 붙이고, 금속 와이어를 연결하거나 솔더 범프를 맞붙인 뒤 검은색 수지로 감싸는 순서로 조립을 진행했습니다.

전통적인 중간 기판을 없애고 웨이퍼 위에서 직접 완성하는 팬인(Fan-In WLP)

하지만 이러한 전통 방식은 칩 하나하나를 개별적으로 집어 올려 기판에 붙여야 하므로 작업 시간이 오래 걸리고, 칩을 바쳐주는 두꺼운 중간 기판(Substrate)이 필수적으로 들어가 패키지 전체의 두께와 부피가 뚱뚱해지는 치명적인 단점을 안고 있었습니다. 이러한 기판의 낭비와 조립 시간의 비효율을 완벽히 깨뜨리기 위해 등장한 혁신적인 개념이 바로 웨이퍼 레벨 패키징, 즉 더블유엘피(WLP, Wafer Level Packaging)입니다. WLP의 핵심적인 설계 철학은 웨이퍼를 개별 칩으로 자르기 전에, 둥근 실리콘 웨이퍼 원판 상태 그대로인 상태에서 배선 연결과 보호막 코팅, 그리고 단자 형성까지 패키징의 모든 공정을 한꺼번에 단번에 끝내버리는 것입니다. 웨이퍼 표면 위에 수천 개의 칩 분량에 달하는 절연막과 미세 구리 배선망을 반도체 전공정 노광 장비로 얇게 코팅한 뒤, 메인보드와 연결할 솔더 볼들을 웨이퍼 전면에 일제히 심어줍니다. 그 후 맨 마지막 단계에 이르러서야 웨이퍼를 낱개로 잘라내면, 잘려 나온 작은 실리콘 조각 그 자체가 곧바로 완벽하게 작동하는 완제품 반도체 패키지가 됩니다. 이 초기 형태의 웨이퍼 레벨 패키징을 반도체 공학에서는 팬인(Fan-In WLP) 또는 웨이퍼 레벨 칩 스케일 패키지(WLCSP)라고 부릅니다. 팬인이라는 이름이 붙은 이유는 외부 메인보드 기판과 전기를 주고받는 동그란 금속 솔더 볼 단자들이 오직 실리콘 다이(Die)의 내부 면적 안쪽으로만 모두 배치(Fan-In)되기 때문입니다. 중간 기판과 플라스틱 몰딩재를 완전히 없애버렸기 때문에, 패키지의 최종 크기가 실리콘 다이 자체의 크기와 1마이크로미터 오차도 없이 1대 1로 완벽하게 동일합니다. 두께 역시 머리카락 몇 올 수준으로 종이처럼 얇아지며, 패키징 공정 단가를 획기적으로 낮출 수 있어 초창기 얇은 피처폰과 스마트폰 내부의 전력 관리 칩, 블루투스 칩, 오디오 코덱 칩 등 소형 부품의 표준으로 폭발적인 인기를 끌었습니다. 하지만 스마트폰의 기능이 고도화되고 칩이 처리해야 하는 데이터양이 폭증하면서, 팬인 WLP는 치명적인 물리적 모순에 부딪히게 되었습니다. 반도체 전공정 기술이 눈부시게 발전함에 따라 동일한 성능을 내는 실리콘 칩 다이의 크기는 세대를 거듭할수록 나노미터 단위로 점점 더 작아졌습니다. 반면에 칩이 외부 메모리 및 메인보드와 주고받아야 하는 신호 통로인 입출력(I/O) 단자의 개수는 수십 개에서 수백 개, 수천 개로 오히려 폭발적으로 늘어났습니다. 여기서 결정적인 공간 충돌이 발생합니다. 칩의 바닥 면적은 손톱의 4분의 1 크기로 극단적으로 줄어들었는데, 그 비좁은 실리콘 바닥면 안쪽에 수백 개의 솔더 볼을 전부 심으려 시도하면 솔더 볼의 크기를 좁쌀보다 훨씬 더 작게 줄여야만 합니다. 하지만 메인보드 기판의 표준 구리 패드 간격과 솔더 볼의 크기는 물리적인 조립 한계선이 정해져 있습니다. 솔더 볼을 너무 작게 만들어 다닥다닥 붙여 심어버리면, 보드에 납땜할 때 이웃한 볼끼리 녹아 서로 달라붙어 합선 쇼트가 일어나거나, 휴대폰을 바닥에 떨어뜨렸을 때 솔더 볼이 깨져 떨어져 나가는 심각한 내구성 불량이 터져 나오게 됩니다. 즉 실리콘 다이의 좁아진 바닥 면적이 요구되는 수많은 입출력 단자의 숫자를 더 이상 감당하지 못하는 물리적 수용 한계에 봉착한 것입니다.

칩 바깥 영역까지 배선과 단자를 확장하는 팬아웃(Fan-Out WLP)

팬인(Fan-In) 방식이 마주한 좁은 실리콘 면적의 한계를 정면으로 돌파하고, 현대 최고급 스마트폰의 모바일 애플리케이션 프로세서(AP)와 인공지능 칩을 완벽하게 탈바꿈시킨 차세대 게임 체인저 기술이 바로 팬아웃 웨이퍼 레벨 패키징, 즉 에프오 더블유엘피(FO-WLP, Fan-Out WLP) 기술입니다. 팬아웃의 핵심 아이디어는 발상의 대전환에 있습니다.

칩 바깥 영역까지 배선과 단자를 확장하는 팬아웃(Fan-Out WLP)

실리콘 칩 다이의 바닥 면적이 너무 좁아서 단자를 다 심을 수 없다면, 칩 바깥쪽으로 가상의 가짜 면적을 인위적으로 넓혀준 뒤 그 확장된 외부 영역까지 단자를 시원하게 펼쳐서(Fan-Out) 심어버리자는 혁신적인 해법입니다. 팬아웃 패키징을 구현하는 정교한 공정 흐름을 살펴보면 최첨단 미세 역학 공학의 정수가 집약되어 있습니다. 첫 번째 단계는 다이 선별과 가상 재구성 웨이퍼(Reconstituted Wafer) 제작입니다. 전공정이 끝난 웨이퍼에서 전기적으로 완벽하게 작동하는 양품 칩 다이만을 미리 낱개로 정밀하게 잘라냅니다. 그 후 커다란 원형 캐리어 원판 위에 이 작은 양품 칩들을 바둑판 모양으로 올려놓되, 칩과 칩 사이에 일정한 간격의 빈 공간 도로망을 넉넉하게 띄워두고 규칙적으로 재배열합니다. 두 번째 단계는 에폭시 수지 몰딩입니다. 칩들이 띄엄띄엄 배치된 캐리어 원판 전체를 검은색 에폭시 몰딩 컴파운드(EMC) 수지로 빈틈없이 덮어 단단하게 굳혀냅니다. 이렇게 굳혀진 판을 캐리어에서 떼어내면, 실리콘 칩의 주변을 단단한 플라스틱 테두리가 둘러싸고 있는 거대한 인공 원판, 즉 재구성 웨이퍼가 완성됩니다. 세 번째 단계는 팬아웃 기술의 심장부인 재배선층(RDL, Redistribution Layer) 형성입니다. 실리콘 칩 표면의 나노미터 미세 단자로부터 출발하여, 플라스틱으로 확장된 바깥쪽 테두리 영역까지 초미세 구리 배선 도로망을 반도체 노광 공정을 이용해 거미줄처럼 정밀하게 깔아줍니다. 네 번째 단계는 솔더 볼 실장과 최종 절단입니다. 미세하게 연결된 재배선층을 따라 실리콘 다이의 안쪽 영역은 물론이고, 에폭시로 넓혀둔 칩 바깥쪽의 플라스틱 테두리 영역 위까지 수천 개의 솔더 볼들을 넉넉한 간격으로 바둑판처럼 여유롭게 심어줍니다. 이 모든 공정이 끝나면 플라스틱 경계선을 따라 칩을 잘라내어, 실리콘 칩 크기보다 살짝 넓은 바닥 면적 전체에 솔더 볼들이 빽빽하게 깔린 완벽한 팬아웃 패키지를 최종 완성합니다. 이 팬아웃 WLP 기술이 가져다준 공학적, 산업적 파급력은 반도체 역사를 바꾸어 놓았습니다. 애플이 아이폰의 두뇌인 A시리즈 프로세서에 대만 TSMC의 독자적 팬아웃 기술인 인포(InFO, Integrated Fan-Out)를 전격 도입하면서 전 세계의 시선을 사로잡았습니다. 첫 번째 독보적인 혁신은 비싸고 두꺼운 패키지 인쇄회로기판(PCB)의 완전한 제거입니다. 전통적인 플립칩 방식은 칩 아래에 수십 층짜리 값비싼 볼 그리드 어레이(BGA) 기판을 반드시 깔아야 했지만, 팬아웃은 미세 구리 재배선층(RDL)이 기판 역할을 100퍼센트 대신합니다. 기판이 사라진 덕분에 패키지의 전체 두께가 30퍼센트에서 40퍼센트 이상 극적으로 얇아져 스마트폰 내부의 소중한 배터리 탑재 공간을 획기적으로 늘려주었습니다. 두 번째 혁신은 압도적인 전기적 성능 향상과 초고속 데이터 전송입니다. 두꺼운 기판을 통과하지 않고 얇고 평평한 미세 RDL 구리 배선망을 통해 신호가 최단거리로 직결되기 때문에 신호 손실과 기생 인덕턴스가 바닥 수준으로 사라집니다. 초당 수십 기가비트의 데이터가 1초의 왜곡도 없이 번개처럼 전송되며, 전력 효율 역시 20퍼센트 이상 눈부시게 개선됩니다. 또한 칩의 상단부에는 모바일 DRAM 메모리를 직접 얹고 하단부에는 프로세서를 배치하는 패키지 온 패키지(PoP) 구조를 초박형으로 구현하여, 두뇌와 메모리를 손톱만 한 공간 안에 수직으로 결합하는 고성능 모바일 통합을 완성했습니다. 세 번째 장점은 탁월한 방열(Thermal) 안정성입니다. 칩의 상부와 측면이 고열전도성 에폭시 수지 및 히트스프레더와 직접 맞닿아 있어, 프로세서가 인공지능 그래픽 연산을 풀파워로 수행할 때 뿜어져 나오는 뜨거운 열을 외부로 신속하게 방출하여 쓰로틀링 성능 저하를 방지합니다.